中國科學(xué)院微電子研究所（IMECAS）宣布，已開發(fā)出面向3納米以下先進(jìn)制程的早期堆疊納米片全環(huán)繞柵極（GAA）CMOS晶體管工藝鏈。該團(tuán)隊在技術(shù)路線上未采用極紫外（EUV）光刻，而是依賴深紫外（DUV）曝光設(shè)備。

GAA晶體管被視為FinFET架構(gòu)的下一代演進(jìn)方案，其柵極可完全包裹溝道，實現(xiàn)更的電學(xué)控制。目前三星與臺積電已分別推出3納米及2納米節(jié)點(diǎn)并實現(xiàn)GAA量產(chǎn)，但均依賴EUV光刻技術(shù)。受美國出口管制影響，ASML對中國的EUV設(shè)備銷售受限，且美方近期擬進(jìn)一步限制DUV業(yè)務(wù)。

據(jù)《Digitimes》援引中國“02”專項首席工程師葉天春在北京IC World大會上的發(fā)言，IMECAS已完成該工藝的早期集成驗證，測得Ion/Ioff比值達(dá)9.7×10?與7.6×10?，均超過5×10?的功能閾值，證明柵極對納米層的有效控制能力。不過，研究所尚未公布柵距、金屬線間距、納米片尺寸或SRAM密度等幾何參數(shù)，無法與商用3納米制程進(jìn)行直接對標(biāo)。

科技媒體Tom's Hardware指出，該成果應(yīng)視為DUV基GAA工藝路徑的功能性驗證，而非中國已獨(dú)立開發(fā)完整非EUV 3納米制程的證明。葉天春亦坦言研發(fā)仍處于早期階段。半導(dǎo)體量產(chǎn)需光刻、薄膜沉積、刻蝕、清洗、量測、過程控制及材料溫度等多環(huán)節(jié)精密協(xié)同，IMECAS目前尚未展示完整的產(chǎn)線級集成能力。即便未來能證明DUV縮微的GAA器件，距離實際投產(chǎn)仍有顯著差距。

為挖掘現(xiàn)有成熟制程潛力，團(tuán)隊提出結(jié)合架構(gòu)創(chuàng)新、設(shè)計技術(shù)協(xié)同優(yōu)化（DTCO）與系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）的路徑。IMECAS自2020年起布局亞3納米技術(shù)，并于2025年研制出波長193納米的全固態(tài)DUV激光器。同期，華為于5月發(fā)布“Tau Scaling Law”架構(gòu)概念，預(yù)計相關(guān)高性能芯片至2031年可實現(xiàn)等效1.4納米的晶體管密度。針對此次進(jìn)展，中國科學(xué)院暫未回應(yīng)媒體詢問。